Auto Optical BGA Rework Station
Użat ħafna fit-tiswija tal-livell taċ-ċippa għal motherboard tal-motherboard, laptop, kompjuter, TV, arja kondizzjonata eċċ. Għandha rata għolja ta 'suċċess ta' tiswija u grad għoli ta 'awtomazzjoni u tiffranka ħafna sforzi umani. Aħna manifattur professjonali ta 'din il-magna u għandna din il-magni disponibbli fl-istokk.
Deskrizzjoni
Auto Optical BGA Rework Station
1.Applikazzjoni ta 'Auto Optical BGA Rework Station
Motherboard tal-kompjuter, smart phone, laptop, bord loġiku MacBook, kamera diġitali, arja kondizzjonata, TV u elettroniċi oħra
tagħmir mill-industrija medika, industrija tal-komunikazzjoni, industrija tal-karozzi, eċċ.
Adattat għal tip differenti ta 'ċipep: BGA, PGA, POP, BQFP, QFN, SOT223, PLCC, TQFP, TDFN, TSOP, PBGA, CPGA, ċippa LED.
2.Karatteristiċi tal-Prodott ta 'Auto Optical BGA Rework Station
•Rata ta 'suċċess għolja ta' tiswija fil-livell taċ-ċippa. Desoldering, immuntar u issaldjar proċess huwa awtomatiku.
• L-allinjament preċiż ta 'kull ġonta tal-issaldjar jista' jiġi ggarantit b'kamera CCD ta 'allinjament ottiku.
•Il-kontroll tat-temperatura preċiż jista 'jiġi żgurat bi 3 żoni ta' tisħin indipendenti. Il-magna tista 'tissettja u tiffranka
1 miljun ta 'profil tat-temperatura.
• Vakwu Build-in fir-ras tal-immuntar aqbad iċ-ċippa BGA awtomatikament wara t-tlestija tad-diżissaldjar.
3.Speċifikazzjoni ta 'Auto Optical BGA Rework Station
4.Dettalji ta 'Auto Optical BGA Rework Station
kamera CCD (sistema preċiża ta 'allinjament ottiku); 2.HD wiri diġitali; 3. Mikrometru (aġġusta l-angolu taċ-ċippa);
4.3 ħiters indipendenti (arja sħuna & infrared); 5. Pożizzjonament bil-lejżer; 6. HD touch screen interface, kontroll PLC;
7.Lampa ta 'quddiem Led; 8. Kontroll tal-joystick.
5.Għaliex Agħżel l-Istazzjon tal-Ħidma mill-ġdid tal-BGA Auto Optical tagħna?
6.Ċertifikat ta 'Auto Optical BGA Rework Station
7.Packing & Ġarr ta 'Auto Optical BGA Rework Station
8.FAQ
Kif tittestja ċ-ċippa?
Test inizjali taċ-ċippa fil-livell tas-sistema
Is-SoC huwa bbażat fuq proċessi submicron profondi, għalhekk l-ittestjar ta 'apparati Soc ġodda jeħtieġ approċċ kompletament ġdid. Minħabba li kull komponent funzjonali
għandu r-rekwiżiti tal-ittestjar tiegħu stess, l-inġinier tad-disinn għandu jagħmel pjan tat-test kmieni fil-proċess tad-disinn.
Il-pjan tat-test blokk b'blokk għall-apparati SoC għandu jiġi implimentat: għodod ATPG konfigurati sew għall-ittestjar tal-loġika; ħinijiet qosra tat-test; ġodda ta 'veloċità għolja
mudelli ta 'ħsara u memorja multipla jew testijiet ta' firxa żgħira. Għal-linja tal-produzzjoni, il-metodu dijanjostiku mhux biss isib it-tort, iżda wkoll jifred il-
node difettuż min-nodu tax-xogħol. Barra minn hekk, tekniki ta' multiplexing tat-test għandhom jintużaw kull meta jkun possibbli biex jiffrankaw il-ħin tat-test. Fil-qasam tal-ħafna
l-ittestjar integrat tal-IC, it-tekniki tad-disinn li jista 'jittestja ATPG u IDDQ għandhom mekkaniżmu qawwi ta' separazzjoni tal-ħsarat.
Parametri attwali oħra li jeħtieġ li jiġu ppjanati minn qabel jinkludu n-numru ta 'brilli li jridu jiġu skennjati u l-ammont ta' memorja f'kull tarf tal-brilli.
L-iskans tal-konfini jistgħu jiġu inkorporati fuq is-SoC, iżda mhumiex limitati għal testijiet ta 'interkonnessjoni fuq bordijiet jew moduli b'ħafna ċipps.
Għalkemm id-daqs taċ-ċippa qed jonqos, ċippa xorta tista 'tippakkja miljuni sa 100 miljun transisters, u n-numru ta' modi tat-test żdied għal bla preċedent
livelli, li jirriżultaw f'ċikli tat-test itwal. Din il-problema tista 'tiġi ttestjata. Kompressjoni tal-mod biex issolvi, il-proporzjon tal-kompressjoni jista 'jilħaq 20 fil-mija sa 60 fil-mija. Għall-lum fuq skala kbira
disinn taċ-ċippa, sabiex jiġu evitati problemi ta 'kapaċità, huwa meħtieġ li jinstab softwer tat-test li jista' jaħdem fuq sistemi operattivi 64-bit.
Barra minn hekk, is-softwer tat-test huwa ffaċċjat bi problemi ta 'ttestjar ġodda kkawżati minn proċessi sub-micron profondi u frekwenza dejjem tiżdied. Fil-passat, il-mod tat-test ATPG għal
l-ittestjar tal-ħsarat tal-imblukkar statiku ma kienx għadu applikabbli. Iż-żieda ta 'mudelli funzjonali ma' għodod tradizzjonali għamilha diffiċli biex jinstabu difetti ġodda. Approċċ aħjar huwa li
tikklassifika gruppi ta 'modalità funzjonali tal-passat biex tiddetermina liema ħsarat ma jistgħux jiġu skoperti, u mbagħad toħloq modalità ATPG biex taqbad dawn it-tipi ta' ħsarat neqsin.
Hekk kif il-kapaċità tad-disinn tiżdied u l-ħin tat-test għal kull transistor jonqos, sabiex jinstabu problemi relatati mal-veloċità u jivverifikaw il-ħin taċ-ċirkwit, metodu tat-test sinkroniku
għandhom ikunu impjegati. L-ittestjar sinkroniku għandu jinkorpora mudelli ta 'ħsara multipli, inklużi mudelli temporanji, dewmien fil-passaġġ, u IDDQ.
Xi kumpaniji fl-industrija jemmnu li l-kombinazzjoni ta 'imblukkar, funzjonali, u ħsarat temporanji/dewmien fil-passaġġ tista' tkun l-aktar strateġija effettiva tat-test. Għall-fond
ċipep submicron u tħaddim ta 'frekwenza għolja, ittestjar temporanju u dewmien fil-passaġġ huwa saħansitra aktar importanti.
Biex issolvi l-problema tal-eżattezza ATE meta tissinkronizza l-qalba tat-test u tnaqqas l-ispiża, huwa meħtieġ li jinstab metodu ġdid li jissimplifika l-interface ta '
l-apparat tat-test (test temporanju u dewmien fil-passaġġ jeħtieġ arloġġ preċiż fl-interface tal-apparat tat-test), Jiżgura li s-sinjal ikun preċiż biżżejjed matul it-test.
Peress li hemm possibbiltà għolja ta 'difetti tal-manifattura fil-blokka tal-memorja SoC, il-memorja BIST għandu jkollha funzjoni dijanjostika. Ladarba tinstab problema,
l-unità ta 'l-indirizz difettuż tista' tiġi mmappjata mal-memorja żejda ta 'l-unità ta' l-indirizz ta 'rikambju, u l-indirizz tal-ħsara misjuba se jintrema. Evita li tarmi
iċ-ċippa għalja kollha.
L-ittestjar ta 'blokki żgħar tal-memorja integrati jelimina l-ħtieġa għal gradi addizzjonali jew loġika ta' kontroll. Pereżempju, tekniki tal-ittestjar tal-konverżjoni tal-vettur jistgħu jikkonvertu
modi funzjonali f'serje ta 'modi ta' skan.
B'differenza mill-metodu BIST, l-input funzjonali tal-blokka tal-memorja tal-bypass ma jeħtieġx loġika addizzjonali. Minħabba li l-ebda loġika tat-test addizzjonali mhi meħtieġa, SoC
inġiniera tal-iżvilupp jistgħu jerġgħu jużaw mudelli tat-test li kienu ffurmati fil-passat.
Għodod ATPG avvanzati mhux biss jittestjaw il-makros b'mod parallel iżda jiddeterminaw ukoll jekk hemmx kunflitti, kif ukoll jagħtu dettalji dwar liema macros jistgħu jiġu ttestjati b'mod parallel u liema
macros ma jistgħux jiġu ttestjati b'mod parallel. Barra minn hekk, dawn il-macros jistgħu jiġu ttestjati b'mod effettiv anki jekk l-arloġġ makro huwa l-istess bħall-arloġġ tal-iskannjar (bħal memorja sinkronika).
Fil-preżent, m'hemmx biżżejjed punti tat-test fuq il-bord dens b'żewġ naħat, u kull ċippa kumplessa għandha tkun mgħammra b'ċirkwit ta 'skannjar tal-konfini. Mingħajr
skans tal-konfini, lookups ta 'difetti tal-manifattura fil-livell tal-bord huma pjuttost diffiċli u lanqas biss jistgħu jinstabu. Bl-iskannjar tal-konfini, l-ittestjar fil-livell tal-bord huwa estremament faċli
u indipendenti miċ-ċirkwiti tal-loġika fi ħdan iċ-ċippa. L-iskannjar tal-konfini jista 'wkoll jikkonfigura l-mod ATPG għall-katina tal-iskannjar taċ-ċippa fi kwalunkwe stadju tal-produzzjoni.
